Verilator 4.040 釋出了。Verilator 是一個高效能 Verilog HDL 模擬器與 lint 系統,它不會簡單地將 Verilog HDL 轉換為 C++ 或 SystemC。Verilator 不會簡單地將 Verilog HDL 轉換為 C++ 或 SystemC。Verilator 不僅可以翻譯,還可以將程式碼編譯為速度更快的優化與可選的執行緒分割槽模型,同時這些模型封裝在 C++/SystemC/Python 模組中。
經過編譯的 Verilog 模型,即使在單執行緒上執行的速度也比獨立 SystemC 快 10 倍以上,並且在單執行緒上的執行速度比諸如 Icarus Verilog 之類的解釋 Verilog 模擬器快 100 倍。多執行緒可能還會使速度提高 2-10 倍(在解釋型模擬器上總共可以提高 200-1000 倍)。
此版本主要更新內容:
其他
更新說明:https://github.com/verilator/verilator-announce/issues/36
[admin
]